一、MOS管驅動電路綜述
在(zai)使用(yong)MOS管設計開關(guan)電(dian)源或者馬達驅動電(dian)路的(de)時候，大(da)(da)部(bu)分人都會考(kao)慮MOS的(de)導通電(dian)阻，最(zui)大(da)(da)電(dian)壓等(deng)，最(zui)大(da)(da)電(dian)流(liu)等(deng)，也有很多人僅(jin)僅(jin)考(kao)慮這(zhe)些因素。這(zhe)樣的(de)電(dian)路也許是可以工作的(de)，但并(bing)不是優秀的(de)，作為正(zheng)式(shi)的(de)產品設計也是不允許的(de)。
1、MOS管種(zhong)類和結構
MOSFET管是(shi)FET的(de)(de)一種（另一種是(shi)JFET），可以(yi)被制造成增(zeng)強(qiang)(qiang)型(xing)或(huo)耗(hao)盡型(xing)，P溝(gou)道(dao)(dao)或(huo)N溝(gou)道(dao)(dao)共4種類型(xing)，但實(shi)際(ji)應用的(de)(de)只有(you)增(zeng)強(qiang)(qiang)型(xing)的(de)(de)N溝(gou)道(dao)(dao)MOS管和增(zeng)強(qiang)(qiang)型(xing)的(de)(de)P溝(gou)道(dao)(dao)MOS管，所(suo)以(yi)通(tong)常提到(dao)NMOS，或(huo)者PMOS指(zhi)的(de)(de)就是(shi)這兩種。
至于(yu)為(wei)什(shen)么不使用耗(hao)盡(jin)型(xing)的MOS管，不建議刨根問底。
對(dui)于這兩種(zhong)增強型MOS管，比較常(chang)用(yong)的是NMOS。原因是導通電(dian)阻小，且容(rong)易制造。所以(yi)開(kai)關電(dian)源和馬達驅動的應用(yong)中，一般(ban)都用(yong)NMOS。下面的介紹中，也多(duo)以(yi)NMOS為(wei)主。
MOS管(guan)的(de)(de)(de)三個管(guan)腳之間有寄生(sheng)(sheng)電容(rong)存在，這(zhe)不是我們(men)需(xu)要(yao)的(de)(de)(de)，而是由(you)于(yu)制造工藝限制產生(sheng)(sheng)的(de)(de)(de)。寄生(sheng)(sheng)電容(rong)的(de)(de)(de)存在使得(de)在設計或選擇(ze)驅動(dong)電路的(de)(de)(de)時候要(yao)麻煩(fan)一些，但沒有辦法避免(mian)，后邊再詳細介紹(shao)。
在MOS管(guan)原理圖上可以看到，漏極和(he)源極之間有一(yi)個(ge)寄生二(er)(er)極管(guan)。這(zhe)(zhe)個(ge)叫體二(er)(er)極管(guan)，在驅動(dong)感性負載（如馬(ma)達），這(zhe)(zhe)個(ge)二(er)(er)極管(guan)很重要。順便說(shuo)一(yi)句(ju)，體二(er)(er)極管(guan)只(zhi)在單個(ge)的(de)MOS管(guan)中(zhong)存在，在集成電(dian)路芯片內(nei)部通(tong)常是沒(mei)有的(de)。
2、MOS管(guan)導通特性
導通的意(yi)思是作為開關，相當于開關閉合。
NMOS的(de)特性，Vgs大(da)于一定(ding)的(de)值就會導(dao)通，適合用于源極接地時的(de)情況（低端驅動），只要柵極電壓達(da)到(dao)4V或10V就可以了(le)。
PMOS的(de)特性(xing)，Vgs小于一定(ding)的(de)值就會導(dao)通，適合(he)用(yong)于源極接VCC時的(de)情況（高端驅動）。但是，雖然PMOS可以很方便地用(yong)作高端驅動，但由于導(dao)通電阻大，價格(ge)貴，替換種(zhong)類少等原因，在高端驅動中，通常(chang)還是使(shi)用(yong)NMOS。
3、MOS開關管(guan)損失(shi)
不(bu)管是(shi)NMOS還(huan)是(shi)PMOS，導(dao)(dao)(dao)(dao)通后都有導(dao)(dao)(dao)(dao)通電阻(zu)存在，這(zhe)樣(yang)電流就會在這(zhe)個(ge)電阻(zu)上消(xiao)耗(hao)能量，這(zhe)部分消(xiao)耗(hao)的能量叫(jiao)做導(dao)(dao)(dao)(dao)通損耗(hao)。選擇導(dao)(dao)(dao)(dao)通電阻(zu)小的MOS管會減小導(dao)(dao)(dao)(dao)通損耗(hao)。現(xian)在的小功率MOS管導(dao)(dao)(dao)(dao)通電阻(zu)一般在幾十毫歐左右，幾毫歐的也有。
MOS在(zai)導通和截止(zhi)的(de)時候(hou)，一定(ding)不是在(zai)瞬間完成的(de)。MOS兩端的(de)電(dian)壓(ya)有(you)一個下降的(de)過程，流過的(de)電(dian)流有(you)一個上(shang)升的(de)過程，在(zai)這段時間內(nei)，MOS管的(de)損(sun)失是電(dian)壓(ya)和電(dian)流的(de)乘積，叫做開關損(sun)失。通常開關損(sun)失比導通損(sun)失大(da)得多，而(er)且(qie)開關頻(pin)率越快(kuai)，損(sun)失也越大(da)。
導通瞬間電(dian)壓和電(dian)流的(de)乘積很(hen)大(da)，造成的(de)損失也就很(hen)大(da)。縮短開關時(shi)(shi)間，可以減(jian)小每次(ci)(ci)導通時(shi)(shi)的(de)損失；降(jiang)低開關頻率，可以減(jian)小單位時(shi)(shi)間內的(de)開關次(ci)(ci)數。這兩種(zhong)辦法(fa)都可以減(jian)小開關損失。
4、MOS管驅動(dong)
跟雙極性(xing)晶(jing)體管相比，一(yi)般認為使MOS管導(dao)通不需(xu)要(yao)電(dian)(dian)流，只要(yao)GS電(dian)(dian)壓高(gao)于一(yi)定的值，就可以了。這個很容易做到，但是，我們(men)還需(xu)要(yao)速度。
在(zai)MOS管(guan)的結構中可以看到，在(zai)GS，GD之間存在(zai)寄生電容(rong)(rong)(rong)，而MOS管(guan)的驅(qu)動(dong)，實際上(shang)就是對(dui)電容(rong)(rong)(rong)的充(chong)放電。對(dui)電容(rong)(rong)(rong)的充(chong)電需要一(yi)個電流，因為對(dui)電容(rong)(rong)(rong)充(chong)電瞬(shun)間可以把電容(rong)(rong)(rong)看成(cheng)短(duan)路(lu)，所以瞬(shun)間電流會比較大(da)。選(xuan)擇/設計MOS管(guan)驅(qu)動(dong)時第(di)一(yi)要注意的是可提供瞬(shun)間短(duan)路(lu)電流的大(da)小。
第二注(zhu)意的(de)是，普遍用于高(gao)端驅動的(de)NMOS，導通時(shi)(shi)(shi)需要(yao)是柵極(ji)(ji)電(dian)(dian)壓(ya)(ya)(ya)大于源極(ji)(ji)電(dian)(dian)壓(ya)(ya)(ya)。而高(gao)端驅動的(de)MOS管導通時(shi)(shi)(shi)源極(ji)(ji)電(dian)(dian)壓(ya)(ya)(ya)與漏(lou)極(ji)(ji)電(dian)(dian)壓(ya)(ya)(ya)（VCC）相(xiang)同(tong)，所(suo)以這(zhe)時(shi)(shi)(shi)柵極(ji)(ji)電(dian)(dian)壓(ya)(ya)(ya)要(yao)比(bi)VCC大4V或10V。如果(guo)在同(tong)一個系統里，要(yao)得(de)到(dao)比(bi)VCC大的(de)電(dian)(dian)壓(ya)(ya)(ya)，就要(yao)專門(men)的(de)升壓(ya)(ya)(ya)電(dian)(dian)路了。很(hen)多馬(ma)達驅動器(qi)都集成了電(dian)(dian)荷泵，要(yao)注(zhu)意的(de)是應該選擇合適的(de)外接電(dian)(dian)容，以得(de)到(dao)足夠的(de)短路電(dian)(dian)流去驅動MOS管。
上邊說的4V或10V是常用(yong)的MOS管的導通電(dian)壓(ya)，設(she)計時當(dang)然需要有一(yi)定的余量(liang)。而且(qie)電(dian)壓(ya)越(yue)高，導通速(su)度越(yue)快，導通電(dian)阻(zu)也越(yue)小。現在也有導通電(dian)壓(ya)更小的MOS管用(yong)在不同的領域里(li)，但在12V汽車電(dian)子系統里(li)，一(yi)般(ban)4V導通就夠(gou)用(yong)了。
MOS管的驅動電路及其損失，可以參考(kao)Microchip公(gong)司(si)的AN799 Matching MOSFET Drivers to MOSFETs。講述得很詳細，所以不(bu)打算多(duo)寫了。
5、MOS管應用電路
MOS管(guan)最(zui)顯著的特性是開(kai)關(guan)(guan)特性好(hao)，所以(yi)被(bei)廣泛應用在(zai)需要電子開(kai)關(guan)(guan)的電路(lu)中，常見(jian)的如開(kai)關(guan)(guan)電源和馬達驅(qu)動，也有照明(ming)調光。
二、現在的MOS驅動，有幾個特別的應用
1、低壓應(ying)用
當使(shi)用(yong)5V電源，這時候如(ru)果使(shi)用(yong)傳統的圖騰柱結構，由于三極管的be有0.7V左右的壓(ya)降，導致(zhi)實(shi)際(ji)最終加(jia)在gate上的電壓(ya)只有4.3V。這時候，我們選用(yong)標稱(cheng)gate電壓(ya)4.5V的MOS管就存在一定的風險(xian)。
同樣的問題也發生在使用3V或者其他低壓電源的場合。
2、寬電壓(ya)應用(yong)
輸入電(dian)壓(ya)并(bing)不是(shi)一個(ge)固定值，它(ta)會隨著時間或(huo)者(zhe)其(qi)他(ta)因素而變動(dong)。這(zhe)個(ge)變動(dong)導致PWM電(dian)路提(ti)供(gong)給(gei)MOS管(guan)的驅動(dong)電(dian)壓(ya)是(shi)不穩(wen)定的。
為了(le)讓MOS管(guan)在高gate電壓下(xia)安全，很多MOS管(guan)內置了(le)穩(wen)壓管(guan)強行限制(zhi)gate電壓的幅值。在這(zhe)種情(qing)況下(xia)，當提供的驅動電壓超過穩(wen)壓管(guan)的電壓，就會引起(qi)較大的靜態功(gong)耗(hao)。
同(tong)時，如(ru)果簡單的用電(dian)(dian)阻分(fen)壓的原理降低gate電(dian)(dian)壓，就會出現輸(shu)入電(dian)(dian)壓比較高的時候(hou)，MOS管工作良(liang)好，而輸(shu)入電(dian)(dian)壓降低的時候(hou)gate電(dian)(dian)壓不足，引(yin)起導通不夠徹底(di)，從(cong)而增加功耗。
3、雙(shuang)電壓(ya)應(ying)用
在(zai)一些控制電(dian)路中，邏輯部分(fen)(fen)使用典型的(de)5V或者(zhe)3.3V數字電(dian)壓(ya)(ya)，而(er)功率(lv)部分(fen)(fen)使用12V甚至更高的(de)電(dian)壓(ya)(ya)。兩個電(dian)壓(ya)(ya)采用共地(di)方(fang)式連接(jie)。
這就(jiu)提(ti)出一(yi)個要(yao)求，需要(yao)使用一(yi)個電路(lu)，讓低壓(ya)側能夠有效的控制高(gao)壓(ya)側的MOS管，同時高(gao)壓(ya)側的MOS管也(ye)同樣會面對1和2中提(ti)到的問(wen)題。
在這三種情況下，圖騰柱結(jie)構(gou)(gou)無法(fa)滿足輸出要求，而很多現成的MOS驅動(dong)IC，似乎也沒有包(bao)含(han)gate電壓限制(zhi)的結(jie)構(gou)(gou)。
三、相對通用的電路
電路圖(tu)如(ru)下：
圖1 用于NMOS的驅動電路(lu)
圖2 用于PMOS的驅動電路
這里只(zhi)針對(dui)NMOS驅(qu)動電路(lu)做一個簡單分析(xi)：
Vl和Vh分別(bie)是低(di)端和高端的電(dian)源，兩個電(dian)壓可以(yi)是相同的，但(dan)是Vl不應該超過Vh。
Q1和(he)Q2組(zu)成了(le)一個(ge)反置(zhi)的圖騰柱(zhu)，用來實現隔離，同(tong)時確保兩(liang)只(zhi)驅(qu)動管Q3和(he)Q4不會同(tong)時導(dao)通。
R2和R3提供了PWM電壓基準(zhun)，通過(guo)改變這個(ge)基準(zhun)，可(ke)以讓電路工作在PWM信(xin)號波形比較陡直(zhi)的位置。
Q3和(he)Q4用來提供驅(qu)動(dong)電流，由于導通的(de)時候，Q3和(he)Q4相(xiang)對Vh和(he)GND最低(di)都只(zhi)有一個Vce的(de)壓降(jiang)，這個壓降(jiang)通常只(zhi)有0.3V左右，大大低(di)于0.7V的(de)Vce。
R5和R6是(shi)反饋電阻，用(yong)于對gate電壓(ya)進行采樣，采樣后的(de)電壓(ya)通過Q5對Q1和Q2的(de)基極產生一(yi)個強烈的(de)負(fu)反饋，從而把(ba)gate電壓(ya)限制在一(yi)個有限的(de)數值。這個數值可(ke)以(yi)通過R5和R6來調節(jie)。
最后，R1提(ti)供了對Q3和(he)Q4的(de)(de)(de)基極電流限制(zhi)，R4提(ti)供了對MOS管(guan)的(de)(de)(de)gate電流限制(zhi)，也就(jiu)是Q3和(he)Q4的(de)(de)(de)Ice的(de)(de)(de)限制(zhi)。必要的(de)(de)(de)時候可以(yi)在(zai)R4上面并聯加速電容。
這個電路提供了如下的(de)特性(xing)：
1，用(yong)低(di)端電壓和PWM驅動高(gao)端MOS管。
2，用小幅度的(de)PWM信號(hao)驅動高gate電壓需求的(de)MOS管(guan)。
3，gate電壓的峰值(zhi)限制
4，輸(shu)入和輸(shu)出的電流限(xian)制
5，通過使用(yong)合適(shi)的電(dian)阻，可(ke)以達到很低(di)的功耗。
6，PWM信號(hao)反相(xiang)(xiang)。NMOS并不需要這個特(te)性(xing)，可以(yi)通(tong)過前置(zhi)一個反相(xiang)(xiang)器來解決。
在設(she)計(ji)(ji)便(bian)(bian)攜式設(she)備和無線產(chan)品時，提高產(chan)品性(xing)能、延長電(dian)(dian)(dian)池工作時間是設(she)計(ji)(ji)人員(yuan)需要面(mian)對(dui)的兩個問題。DC-DC轉換(huan)器具(ju)有(you)效率高、輸出電(dian)(dian)(dian)流大、靜態電(dian)(dian)(dian)流小等優點，非常適用(yong)于為(wei)便(bian)(bian)攜式設(she)備供電(dian)(dian)(dian)。目(mu)前DC-DC轉換(huan)器設(she)計(ji)(ji)技術(shu)發展主(zhu)要趨勢有(you)：
（1）高(gao)頻(pin)(pin)化技術(shu)：隨(sui)著開關(guan)頻(pin)(pin)率的提(ti)高(gao)，開關(guan)變換器的體積也(ye)隨(sui)之減小(xiao)，功率密(mi)度也(ye)得到(dao)大幅(fu)提(ti)升，動態響(xiang)應得到(dao)改善。小(xiao)功率DC-DC轉換器的開關(guan)頻(pin)(pin)率將(jiang)上(shang)升到(dao)兆赫級(ji)。
（2）低(di)輸(shu)出電(dian)壓技術：隨著半導體制造技術的不斷發展，微處(chu)理器(qi)和便攜式電(dian)子設(she)備(bei)的工作電(dian)壓越來越低(di)，這就(jiu)要求未來的DC-DC變換(huan)器(qi)能夠提供(gong)低(di)輸(shu)出電(dian)壓以(yi)適應(ying)微處(chu)理器(qi)和便攜式電(dian)子設(she)備(bei)的要求。
這些技術的(de)(de)(de)(de)(de)(de)發展對(dui)電源芯片電路的(de)(de)(de)(de)(de)(de)設計提出(chu)了更高的(de)(de)(de)(de)(de)(de)要(yao)求。首先，隨著開(kai)(kai)關(guan)(guan)頻率(lv)的(de)(de)(de)(de)(de)(de)不斷提高，對(dui)于開(kai)(kai)關(guan)(guan)元(yuan)件的(de)(de)(de)(de)(de)(de)性能(neng)提出(chu)了很高的(de)(de)(de)(de)(de)(de)要(yao)求，同(tong)時必(bi)須具有(you)相(xiang)應的(de)(de)(de)(de)(de)(de)開(kai)(kai)關(guan)(guan)元(yuan)件驅動電路以保證開(kai)(kai)關(guan)(guan)元(yuan)件在(zai)高達兆赫(he)級的(de)(de)(de)(de)(de)(de)開(kai)(kai)關(guan)(guan)頻率(lv)下正(zheng)常工作(zuo)(zuo)。其次，對(dui)于電池供(gong)電的(de)(de)(de)(de)(de)(de)便攜式電子設備來說，電路的(de)(de)(de)(de)(de)(de)工作(zuo)(zuo)電壓低（以鋰電池為例，工作(zuo)(zuo)電壓2.5～3.6V），因此，電源芯片的(de)(de)(de)(de)(de)(de)工作(zuo)(zuo)電壓較低。
MOS管(guan)(guan)具有很低的(de)導通(tong)電阻，消耗能(neng)量較低，在目前流(liu)行的(de)高(gao)效DC－DC芯片中多采用MOS管(guan)(guan)作(zuo)為功率(lv)開(kai)關。但是由于MOS管(guan)(guan)的(de)寄(ji)生電容大，一般情況下NMOS開(kai)關管(guan)(guan)的(de)柵(zha)極(ji)電容高(gao)達(da)幾(ji)十皮法。這對(dui)于設(she)計高(gao)工作(zuo)頻率(lv)DC－DC轉換器開(kai)關管(guan)(guan)驅(qu)動電路的(de)設(she)計提(ti)出了更高(gao)的(de)要(yao)求。
在低(di)電(dian)(dian)(dian)(dian)(dian)壓(ya)ULSI設計(ji)中有多種CMOS、BiCMOS采用(yong)自(zi)舉升(sheng)(sheng)壓(ya)結構的邏輯(ji)電(dian)(dian)(dian)(dian)(dian)路(lu)(lu)(lu)和(he)作為大容(rong)性負載(zai)的驅動電(dian)(dian)(dian)(dian)(dian)路(lu)(lu)(lu)。這些電(dian)(dian)(dian)(dian)(dian)路(lu)(lu)(lu)能(neng)(neng)夠(gou)在低(di)于1V電(dian)(dian)(dian)(dian)(dian)壓(ya)供電(dian)(dian)(dian)(dian)(dian)條件下(xia)正常工作，并(bing)且能(neng)(neng)夠(gou)在負載(zai)電(dian)(dian)(dian)(dian)(dian)容(rong)1～2pF的條件下(xia)工作頻(pin)率能(neng)(neng)夠(gou)達(da)到(dao)幾十兆甚(shen)至上(shang)百兆赫茲(zi)。本文正是采用(yong)了(le)自(zi)舉升(sheng)(sheng)壓(ya)電(dian)(dian)(dian)(dian)(dian)路(lu)(lu)(lu)，設計(ji)了(le)一種具有大負載(zai)電(dian)(dian)(dian)(dian)(dian)容(rong)驅動能(neng)(neng)力的，適(shi)合于低(di)電(dian)(dian)(dian)(dian)(dian)壓(ya)、高開(kai)關頻(pin)率升(sheng)(sheng)壓(ya)型DC－DC轉(zhuan)換器的驅動電(dian)(dian)(dian)(dian)(dian)路(lu)(lu)(lu)。電(dian)(dian)(dian)(dian)(dian)路(lu)(lu)(lu)基于Samsung AHP615 BiCMOS工藝設計(ji)并(bing)經過Hspice仿(fang)真驗(yan)證，在供電(dian)(dian)(dian)(dian)(dian)電(dian)(dian)(dian)(dian)(dian)壓(ya)1.5V ，負載(zai)電(dian)(dian)(dian)(dian)(dian)容(rong)為60pF時，工作頻(pin)率能(neng)(neng)夠(gou)達(da)到(dao)5MHz以上(shang)。
自舉升壓電路
自舉(ju)(ju)升壓電(dian)(dian)(dian)路的原理圖如圖1所示。所謂(wei)的自舉(ju)(ju)升壓原理就是，在輸(shu)入端IN輸(shu)入一個(ge)(ge)方(fang)波(bo)信(xin)號(hao)，利用電(dian)(dian)(dian)容Cboot將A點電(dian)(dian)(dian)壓抬升至高(gao)于VDD的電(dian)(dian)(dian)平，這(zhe)樣就可以在B端輸(shu)出一個(ge)(ge)與輸(shu)入信(xin)號(hao)反相，且高(gao)電(dian)(dian)(dian)平高(gao)于VDD的方(fang)波(bo)信(xin)號(hao)。具體工作(zuo)原理如下。
當VIN為(wei)高(gao)電(dian)(dian)(dian)(dian)平時，NMOS管N1導(dao)通(tong)，PMOS管P1截(jie)止，C點電(dian)(dian)(dian)(dian)位(wei)為(wei)低電(dian)(dian)(dian)(dian)平。同時N2導(dao)通(tong)，P2的柵(zha)極(ji)電(dian)(dian)(dian)(dian)位(wei)為(wei)低電(dian)(dian)(dian)(dian)平，則P2導(dao)通(tong)。這就使得此時A點電(dian)(dian)(dian)(dian)位(wei)約為(wei)VDD，電(dian)(dian)(dian)(dian)容Cboot兩端電(dian)(dian)(dian)(dian)壓UC≈VDD。由于N3導(dao)通(tong)，P4截(jie)止，所(suo)以B點的電(dian)(dian)(dian)(dian)位(wei)為(wei)低電(dian)(dian)(dian)(dian)平。這段(duan)時間稱為(wei)預充電(dian)(dian)(dian)(dian)周期。
當VIN變為(wei)低(di)電(dian)(dian)平(ping)時(shi)，NMOS管N1截(jie)止，PMOS管P1導(dao)通(tong)，C點(dian)(dian)電(dian)(dian)位為(wei)高(gao)電(dian)(dian)平(ping)，約為(wei)VDD。同時(shi)N2、N3截(jie)止，P3導(dao)通(tong)。這(zhe)使得P2的柵極(ji)電(dian)(dian)位升高(gao)，P2截(jie)止。此時(shi)A點(dian)(dian)電(dian)(dian)位等(deng)于(yu)C點(dian)(dian)電(dian)(dian)位加上(shang)電(dian)(dian)容Cboot兩端電(dian)(dian)壓，約為(wei)2VDD。而且(qie)P4導(dao)通(tong)，因此B點(dian)(dian)輸(shu)出高(gao)電(dian)(dian)平(ping)，且(qie)高(gao)于(yu)VDD。這(zhe)段時(shi)間稱為(wei)自舉(ju)升壓周期。
實際上(shang)，B點電位(wei)與(yu)負載(zai)電容(rong)和電容(rong)Cboot的(de)大(da)小有關，可以根(gen)據(ju)設計(ji)需要調整。具(ju)體(ti)關系(xi)將在(zai)介紹電路具(ju)體(ti)設計(ji)時(shi)詳(xiang)細討(tao)論。在(zai)圖2中(zhong)給出了(le)輸入(ru)端IN電位(wei)與(yu)A、B兩(liang)點電位(wei)關系(xi)的(de)示意(yi)圖。
圖3中給出了驅(qu)動電(dian)(dian)路的(de)電(dian)(dian)路圖。驅(qu)動電(dian)(dian)路采用Totem輸出結構設(she)計(ji)，上拉(la)驅(qu)動管(guan)(guan)(guan)為(wei)(wei)(wei)NMOS管(guan)(guan)(guan)N4、晶體管(guan)(guan)(guan)Q1和PMOS管(guan)(guan)(guan)P5。下(xia)拉(la)驅(qu)動管(guan)(guan)(guan)為(wei)(wei)(wei)NMOS管(guan)(guan)(guan)N5。圖中CL為(wei)(wei)(wei)負載電(dian)(dian)容(rong)，Cpar為(wei)(wei)(wei)B點的(de)寄生電(dian)(dian)容(rong)。虛線框內的(de)電(dian)(dian)路為(wei)(wei)(wei)自舉(ju)升壓電(dian)(dian)路。
本(ben)驅(qu)動(dong)(dong)電路的設計思想(xiang)是，利用(yong)自(zi)舉(ju)升壓結構將(jiang)上拉(la)驅(qu)動(dong)(dong)管N4的柵極（B點）電位抬升，使得(de)UB>VDD+VTH ，則(ze)NMOS管N4工作在線(xian)性(xing)區(qu)，使得(de)VDSN4 大大減小(xiao)，最終可以實現驅(qu)動(dong)(dong)輸(shu)出高電平(ping)達(da)到VDD。而在輸(shu)出低(di)電平(ping)時，下拉(la)驅(qu)動(dong)(dong)管本(ben)身(shen)就工作在線(xian)性(xing)區(qu)，可以保(bao)證(zheng)輸(shu)出低(di)電平(ping)位GND。因此無需增加(jia)自(zi)舉(ju)電路也能(neng)達(da)到設計要求。
考慮到此驅(qu)(qu)動(dong)電(dian)路應用(yong)于升(sheng)壓(ya)型DC－DC轉換器的開關管驅(qu)(qu)動(dong)，負(fu)載電(dian)容CL很大，一般能達到幾(ji)十皮法，還需要進一步增(zeng)加(jia)輸出電(dian)流能力，因(yin)此增(zeng)加(jia)了(le)晶體管Q1作(zuo)為(wei)上(shang)拉驅(qu)(qu)動(dong)管。這樣在輸入端由(you)(you)高(gao)電(dian)平變為(wei)低電(dian)平時，Q1導通，由(you)(you)N4、Q1同時提供電(dian)流，OUT端電(dian)位迅速上(shang)升(sheng)，當OUT端電(dian)位上(shang)升(sheng)到VDD－VBE時，Q1截止，N4繼(ji)續提供電(dian)流對負(fu)載電(dian)容充電(dian)，直到OUT端電(dian)壓(ya)達到VDD。
在OUT端(duan)為高(gao)電(dian)平(ping)(ping)期間，A點電(dian)位(wei)會由(you)于電(dian)容Cboot 上的(de)電(dian)荷(he)泄(xie)(xie)漏等原(yuan)因而下(xia)降(jiang)。這會使得B點電(dian)位(wei)下(xia)降(jiang)，N4的(de)導(dao)(dao)通性下(xia)降(jiang)。同時由(you)于同樣(yang)的(de)原(yuan)因，OUT端(duan)電(dian)位(wei)也(ye)會有所(suo)下(xia)降(jiang)，使輸出(chu)高(gao)電(dian)平(ping)(ping)不(bu)能保持(chi)(chi)在VDD。為了防(fang)止(zhi)這種現(xian)象的(de)出(chu)現(xian)，又增(zeng)加了PMOS管P5作為上拉驅動管，用來補充OUT端(duan)CL的(de)泄(xie)(xie)漏電(dian)荷(he)，維持(chi)(chi)OUT端(duan)在整(zheng)個(ge)導(dao)(dao)通周期內為高(gao)電(dian)平(ping)(ping)。
驅動電路的傳輸特性瞬態響應在圖4中給出。其中（a）為上升沿瞬態響應，（b）為下降沿瞬態響應。從圖4中可以看出，驅動電路上升沿明顯分為了三個部分，分別對應三個上拉驅動管起主導作用的時期。1階段為Q1、N4共同作用，輸出電壓迅速抬升，2階段為N4起主導作，使輸出電平達到VDD，3階段為P5起主導作用，維持輸出高電平為VDD。而且還可以縮短上升時間，下降時間滿足工作頻率在兆赫茲級以上的要求。
需要注意的問題及仿真結果
電容Cboot的大小的確定
Cboot的最小值可以按照以下方法確定。在預充電周期內，電容Cboot 上的電荷為VDDCboot 。在A點的寄生電容（計為CA）上的電荷為VDDCA。因此在預充電周期內，A點的總電荷為
Q_{A1}=V_{DD}C_{boot}+V_{DD}C_{A} （1）
B點電位為GND，因此在B點的寄生電容Cpar上的電荷為0。
在自舉升壓周期，為了使OUT端電壓達到VDD，B點電位最低為VB＝VDD+Vthn。因此在B點的寄生電容Cpar上的電荷為
Q_{B}=(V_{DD}+V_{thn})Cpar （2）
忽略MOS管P4源漏兩端壓降，此時Cboot上的電荷為VthnCboot ，A點寄生電容CA的電荷為（VDD+Vthn）CA。A點的總電荷為
QA2=V_{thn}C_{BOOT}+(V_{DD}+V_{thn})C_{A} （3）
同時根據電荷守恒又有
Q_{B}=Q_{A}-Q_{A2} （4）
綜合式（1）～（4）可得
C_{boot}=frac{V_{DD}+V_{thn}}{v_{DD}-v_{thn}}Cpar+frac{v_{thn}}{v_{DD}-v_{thn}}C_{A}=frac{V_{B}}{v_{DD}-v_{thn}}Cpar+frac{V_{thn}}{v_{DD}-v_{thn}}C_{A} （5）
從式（5）中可以看出，Cboot隨輸入電壓變小而變大，并且隨B點電壓VB變大而變大。而B點電壓直接影響N4的導通電阻，也就影響驅動電路的上升時間。因此在實際設計時，Cboot的取值要大于式（5）的計算結果，這樣可以提高B點電壓，降低N4導通電阻，減小驅動電路的上升時間。
P2、P4的尺寸問題
將公式（5）重新整理后得：
V_{B}=({V_{DD}-V_{thn})frac{C_{boot}}{Cpar}-V_{thn}frac{C_{A}}{Cpar} （6）
從式（6）中可以看出在自舉升壓周期內， A、B兩點的寄生電容使得B點電位降低。在實際設計時為了得到合適的B點電位，除了增加Cboot大小外，要盡量減小A、B兩點的寄生電容。 在設計時，預充電PMOS管P2的尺寸盡可能的取小，以減小寄生電容CA。而對于B點的寄生電容Cpar來說，主要是上拉驅動管N4的柵極寄生電容，MOS管P4、N3的源漏極寄生電容只占一小部分。我們在前面的分析中忽略了P4的源漏電壓，因此設計時就要盡量的加大P4的寬長比，使其在自舉升壓周期內的源漏電壓很小可以忽略。但是P4的尺寸以不能太大，要保證P4的源極寄生電容遠遠小于上拉驅動管N4的柵極寄生電容。
阱電位問題
如圖3所示，PMOS器件P2、P3、P4的N-well連接到了自舉升壓節點A上。這樣做的目的是，在自舉升壓周期內，防止他們的源/漏--阱結導通。而且這還可以防止在源/漏--阱正偏時產生由寄生SRC引起的閂鎖現象。
上拉驅動管N4的阱偏置電位要接到它的源極，最好不要直接接地。這樣做的目的是消除襯底偏置效應對N4的影響。
Hspice仿真驗證結果
驅動電路基于Samsung AHP615 BiCMOS工藝設計并經過Hspice仿真驗證。在表1中給出了電路在不同工作電壓、不同負載條件下的上升時間tr和下降時間tf 的仿真結果。在圖5中給了電路工作在輸入電壓1.5V、工作頻率為5MHz、負載電容60pF條件下的輸出波形。
結合表(biao)1和(he)圖(tu)5可以看出，此驅動(dong)電(dian)(dian)路能夠在工作(zuo)(zuo)電(dian)(dian)壓為1.5V，工作(zuo)(zuo)頻率(lv)為5MHz，并且負載電(dian)(dian)容高(gao)達60pF的條件下(xia)正常工作(zuo)(zuo)。它可以應用于低電(dian)(dian)壓、高(gao)工作(zuo)(zuo)頻率(lv)的DC－DC轉(zhuan)換器中作(zuo)(zuo)為開(kai)關(guan)管的驅動(dong)電(dian)(dian)路。
結論
本文采(cai)用自(zi)舉升壓電(dian)路，設計了一種(zhong)BiCMOS Totem結構的(de)驅動電(dian)路。該電(dian)路基于Samsung AHP615 BiCMOS工(gong)藝設計，可(ke)在1.5V電(dian)壓供電(dian)條件下正常(chang)工(gong)作，而且在負載(zai)電(dian)容為60pF的(de)條件下，工(gong)作頻率可(ke)達5MHz以(yi)上。
